∀ {R : Type u} {M : Type v} [inst : AddCommGroup M] [inst_1 : Semiring R] [inst_2 : Module Rᵐᵒᵖ M] [inst_3 : Module R M]
  (x : TrivSqZeroExt R M) (r : R),
  x.fst * r = 1 → x * (TrivSqZeroExt.inl r + TrivSqZeroExt.inr (-(r • MulOpposite.op r • x.snd))) = 1