∀ {K : Type u_1} {V : Type u_2} [inst : DivisionRing K] [inst_1 : AddCommGroup V] [inst_2 : Module K V] {V₂ : Type u_3}
  [inst_3 : AddCommGroup V₂] [inst_4 : Module K V₂] {f : V →ₗ[K] V₂},
  Module.finrank K V₂ < Module.finrank K V →
    Module.finrank K ↥f.range + Module.finrank K ↥f.ker = Module.finrank K V →
      Module.finrank K ↥f.range ≤ Module.finrank K V₂ → 0 < Module.finrank K ↥f.ker