{R : Type u} →
  {L : Type v} →
    {M : Type w} →
      [inst : CommRing R] →
        [inst_1 : LieRing L] →
          [inst_2 : AddCommGroup M] →
            [inst_3 : Module R M] →
              [inst_4 : LieRingModule L M] →
                {motive : LieSubmodule R L M → Sort u_1} →
                  (t : LieSubmodule R L M) →
                    ((toSubmodule : Submodule R M) →
                        (lie_mem : ∀ {x : L} {m : M}, m ∈ toSubmodule.carrier → ⁅x, m⁆ ∈ toSubmodule.carrier) →
                          motive { toSubmodule := toSubmodule, lie_mem := lie_mem }) →
                      motive t