(R : Type u_1) →
  {R₁ : Type u_2} →
    {S₁ : Type u_3} →
      {R₂ : Type u_4} →
        {S₂ : Type u_5} →
          {M₁ : Type u_6} →
            {M₂ : Type u_7} →
              {N₂ : Type u_10} →
                {n : Type u_11} →
                  {m : Type u_12} →
                    [inst : CommSemiring R] →
                      [inst_1 : Semiring R₁] →
                        [inst_2 : Semiring S₁] →
                          [inst_3 : Semiring R₂] →
                            [inst_4 : Semiring S₂] →
                              [inst_5 : AddCommMonoid M₁] →
                                [inst_6 : Module R₁ M₁] →
                                  [inst_7 : AddCommMonoid M₂] →
                                    [inst_8 : Module R₂ M₂] →
                                      [inst_9 : AddCommMonoid N₂] →
                                        [inst_10 : Module R N₂] →
                                          [inst_11 : Module S₁ N₂] →
                                            [inst_12 : Module S₂ N₂] →
                                              [inst_13 : SMulCommClass S₁ R N₂] →
                                                [inst_14 : SMulCommClass S₂ R N₂] →
                                                  [inst_15 : SMulCommClass S₂ S₁ N₂] →
                                                    {σ₁ : R₁ →+* S₁} →
                                                      {σ₂ : R₂ →+* S₂} →
                                                        (n → M₁) →
                                                          (m → M₂) → (M₁ →ₛₗ[σ₁] M₂ →ₛₗ[σ₂] N₂) →ₗ[R] Matrix n m N₂