∀ {A : Type u_3} {G : Type u_4} {V : Type u_1} {W : Type u_2} [inst : CommRing A] [inst_1 : Monoid G]
  [inst_2 : AddCommMonoid V] [inst_3 : AddCommMonoid W] [inst_4 : Module A V] [inst_5 : Module A W]
  (ρ : Representation A G V) (σ : Representation A G W) (a : A), a • 0 = 0