{k : Type u_1} →
  {V1 : Type u_2} →
    {P1 : Type u_3} →
      {V2 : Type u_4} →
        [inst : Ring k] →
          [inst_1 : AddCommGroup V1] →
            [inst_2 : Module k V1] →
              [inst_3 : AddTorsor V1 P1] → [inst_4 : AddCommGroup V2] → [inst_5 : Module k V2] → Zero (P1 →ᵃ[k] V2)