{R : Type u} →
  {M : Type v} →
    {M₂ : Type w} →
      {M₃ : Type y} →
        [inst : CommSemiring R] →
          [inst_1 : AddCommMonoid M] →
            [inst_2 : AddCommMonoid M₂] →
              [inst_3 : AddCommMonoid M₃] →
                [inst_4 : Module R M] → [inst_5 : Module R M₂] → [inst_6 : Module R M₃] → M →ₗ[R] M₂ →ₗ[R] Fin 0 → M₃